

# Аналоговое и цифровое моделирование масштабируемой нейронной сети

Д. Песчанский<sup>1</sup>, А. Будишевская<sup>1,2</sup>, Б. Злотин<sup>1</sup> и В. Присяник<sup>1</sup>

<sup>1</sup>Progress Inc., West Bloomfield, MI, US, pro@p-progress.com

<sup>2</sup>Darmstadt University of Technology, Applied Plant Science, Darmstadt, Germany

**Аннотация:** В работе предложены новые типы быстро обучающихся масштабируемых аналоговых и цифровых искусственных нейронных сетей (п-сети), которые основаны на новой модели формального нейрона, описанной в [1]. Предложенные п-сети имеют синапсы с множеством весов и устройства выбора веса в зависимости от интенсивности входящего сигнала. Показаны варианты сетей, выполненных на элементах сопротивления, и, в частности, на мемристорных элементах. Также описываются матричные методы обучения и работы предложенной сети. Время обучения для новой сети линейно зависит от размеров сети и объемов данных, в отличие от других моделей искусственных нейронных сетей, имеющих экспоненциальную зависимость. Таким образом, обучение п-сети проходит в десятки раз быстрее, чем обучение известных сетей. Полученные результаты могут быть применены как в существующих искусственных нейронных сетях, так и для разработки нейронного микрочипа.

**Ключевые слова:** Нейронная сеть, Аналоговый мемристор, Матрица, Обучающий алгоритм

## 1 Структура п-сети

Новая модель формального нейрона (далее – п-нейрон), лежащего в основе п-сети, включает несколько обязательных принципов:

- Использование нескольких медиаторов в каждом синапсе. В искусственных нейронных сетях роль набора медиаторов могут исполнять элементы, получившие название «корректирующие веса», они могут быть физически представлены электрическим сопротивлением, проводимостью, напряжением, электрическим зарядом, намагниченностью или другими физическими эффектами.
- Выбор корректирующего веса для каждого конкретного сигнала, приходящего на синапс, должен основываться на величине сигнала.

- Функция активации не обязательно должна описываться сигмоидой. Более того, в качестве выходного сигнала может выступать даже просто сумма приходящих на нейрон сигналов.
- Корректировка весов п-нейрона (обучение) происходит не постепенной подборкой значений от образа к образу (постепенным градиентным спуском), а одношаговой операцией компенсации ошибки при ретроградном сигнале. При этом учитывается только информация, поступающая на обучаемый нейрон с его синапсов, но не учитывается состояние других нейронов. Обучение каждому образу не зависит от обучения предыдущим образам, на каждом образе производится полная компенсация ошибки обучения для текущего образа.
- Корректировка весов каждого нейрона производится за счёт встречных сигналов: прямого, полученного в результате распознавания нейроном входного образа и обратного, в качестве которого выступает ожидаемый выходной сигнал. Корректировка весов в аналоговом варианте производится следующим образом:
  1. Прямой сигнал (полученный при распознавании) снижает значения выбранных на синапсах весов пропорционально величине этого сигнала.
  2. Обратный (ретроградный) сигнал (ожидаемый выходной сигнал), подаваемый на выход нейрона, повышает значения выбранных на синапсах весов пропорционально величине этого ретроградного сигнала.
- Независимая корректировка весов каждого нейрона обеспечивает возможность полного распараллеливания обучения сети.

Изложенные выше принципы являются основой для построения новых алгоритмов обучения и приводят к радикальному изменению поведения п-сети.




Fig. 1. Proposed p-neuron (a) and p-network including p-neurons (b)

На Fig. 1a показан предложенный п-нейрон. В п-нейроне входной сигнал попадает на устройство, которое, оценив величину сигнала, выбирает соответствующий сигналу корректирующий вес. Роль такого устройства может выполнять, например, демультиплексор. На рисунке Fig. 1a показано, что устройство осуществляет выбор корректирующего веса 3, соответствующего величине входящего сигнала  $I$ . Возможен вариант, при котором выбирается несколько корректирующих весов из возможных.

Используя предложенные п-нейроны можно, построить п-сеть с любой желаемой топологией, включая топологии, подобные топологиям классических нейронных сетей, построенных на базе формальных нейронов. На Fig. 1b показана сеть, содержащая предложенные п-нейроны (п-сеть)

## 2 Аналоговое моделирование п-сети

Биологическая сеть имеет полностью аналоговую природу и, соответственно, аналоговые механизмы обучения и распознавания. Примером искусственного моделирования аналоговой п-сети может быть построение п-сети на базе резисторных элементов, например мемристоров.

Существуют недавние работы, посвященные исследованию и развитию нейронных сетей на базе мемристоров, например [2]. Однако, несмотря на новизну элементной базы, использовались

традиционные концепции нейрона и нейронной сети. По этой причине было неизбежно применение цифровых вычислений, дополнительных блоков цифровой памяти и цифровых программируемых микросхем. Нейронная сеть, построенная на вышеперечисленных принципах, не является масштабируемой и не может быть полностью выполнена в аналоговой форме.

В отличие от [2], каждый синапс предложенной нейронной сети хранит информацию не в одном взвешивающем коэффициенте (весе), а в наборе весов, каждый из которых соответствует определённому уровню (интервалу значений) пресинаптического сигнала. В роли взвешивающих элементов могут выступать параллельно подключаемые сопротивления. Сигналы в таком случае будут кодироваться токами в цепях. Параллельное подключение сопротивлений обеспечивает автоматическое аналоговое суммирование сигналов в нейроне в виде суммирования токов на проводнике.

Для каждого синапса необходимо предусмотреть два набора взвешивающих сопротивлений: возбуждающий и тормозящий. Каждый такой набор сопротивлений подключается к своей собственной суммирующей цепи. Тормозящие сигналы вычитаются из возбуждающих, а результат является выходным сигналом нейрона. Таким образом, для хранения не только положительных, но и отрицательных значений сопротивлений, схема на сопротивлениях должна быть биполярной. В противном

случае требовались бы активные сопротивления, способные принимать отрицательные значения.

## 2.1 Распознавание

Цепи трех верхних рядов (Fig. 2a) имеют противоположный знак относительно цепей нижних рядов. Входные сигналы  $X_1, X_2, X_m$  поступают на управляющие входы устройства выбора, например на управляющие входы демультиплекторов  $DMX_1, DMX_2, DMX_m$ , которые выбирают цепи, которые становятся активными (выделено жирным). Выбранные цепи замыкаются на цепь питания А. Остальные цепи сети разрываются. Таким образом формируются наборы параллельно соединённых сопротивлений, являющихся выбранными весами нейронов. Токи суммируются и на выходах формируют выходные сигналы нейронов  $Y_1, Y_2, Y_n$ .

## 2.2 Обучение

В качестве взвешивающих сопротивлений возможно использовать мемристоры. Корректировка сопротивлений мемристоров происходит подачей импульсов напряжения по тем же цепям, которые используются для суммирования нейроном сигналов. Иначе говоря, обучение п-сети на основе мемристоров можно производить совершенно так же, как это происходит в биологической п-сети – прямыми и ретроградными сигналами. Сеть на рисунке Fig 2b обучается в два этапа: распознавание и обучение.

В режиме распознавания мемристоры работают как простые сопротивления (Fig. 2a). Входные сигналы  $X_1, X_2, X_m$  поступают на управляющие входы демультиплекторов  $DMX_1, DMX_2, DMX_m$ , которые замыкают выбранные ими, в зависимости от величины сигнала, цепи (выделено жирным). На выходах формируются текущие выходные сигналы нейронов  $Y_1, Y_2, Y_n$ .

В режиме обучения сеть обучается точно так же, как её биологический прототип – равновесным процессом между прямым и обратным сигналами. Непосредственную корректировку весов осуществляет импульс напряжения  $U(y)$ , прямо зависящий от сигнала  $y$ . Как видно на Fig. 2b, мемристоры на биполярных цепях имеют встречную ориентацию. Таким образом, обучающий импульс, повышающий, например, сопротивления возбуждающих цепей (снижающий положительные веса), одновременно снижает сопротивления тормозящих цепей (повысит отрицательные веса). И наоборот.

Прямой обучающий сигнал, как в биологическом прототипе, ведёт к снижению весов (синаптической депрессии), то есть повышению сопротивлений мемристоров возбуждающей цепи и снижению сопротивлений мемристоров тормозящей цепи. Для этого на цепи нейронов подаются импульсы  $-U(y_i)$ , где  $y_i$  – выходной сигнал соответствующего нейрона.

Ретроградный обучающий сигнал, как в биологическом прототипе, ведёт к повышению весов (синаптической




Fig. 2. P-network built on resistors or memristors. Fig. 2a. P-network built on resistors or memristors for image recognition. Fig. 2b. P-network on memristors that is trained by sending direct and retrograde signals in turn. Fig. 2c. P-network on memristors that is trained by sending direct and retrograde signals simultaneously. Fig. 2b and Fig. 2c present only fragments that make the corresponding variants different from the p-network presented in the Fig. 2a.

потенциации), то есть снижению сопротивлений мемристоров возбуждающей цепи и повышению сопротивлений мемристоров тормозящей цепи. Для этого на цепи нейронов подаются импульсы  $+U(y'i)$ , где  $y'i$  – ожидаемый выходной сигнал соответствующего нейрона.

Корректировка весов (сопротивлений мемристоров) при обучении происходит лишь на замкнутых цепях, то есть на цепях, уже выбранных демультимплексорами  $DMX_1$ ,  $DMX_2$ ,  $DMX_n$ . Это соответствует обучению синапсов лишь на выбранных медиаторах в естественных сетях.

### 2.3 Оптимизация обучения

Описанный механизм (Fig. 2b) требует разделения во времени прямого и обратного обучающих сигналов. Для объединения этих двух этапов (для повышения скорости обучения) можно использовать дифференциальный усилитель (DA), одним входом которого является текущий выходной сигнал нейрона ( $Y_i$ ), а вторым – ожидаемый выходной сигнал нейрона ( $Y_i'$ ) (Fig. 2c).

Такой DA формирует выходное напряжение, пропорциональное разнице реального и ожидаемого выходных сигналов, которое является показателем ошибки обучения. Импульс выходного напряжения с данного DA подаётся в режиме обучения на цепи мемристоров, что приводит к изменению их сопротивлений. Причём чем выше была ошибка, тем выше напряжение, а, следовательно, тем сильнее изменение сопротивлений мемристоров. Полярность напряжения такого импульса зависит от знака ошибки.

Величина ошибки определяет величину напряжения корректирующего импульса. Таким образом, чем выше ошибка нейрона, тем выше напряжение на выходе DA, тем сильнее изменения на мемристорах цепи и, следовательно, тем быстрее приближение к точному обучению, то есть отсутствию ошибки. Обучающие импульсы повторяются до тех пор, пока не будет достигнут заданный порог точности обучения (Fig. 3).




Fig. 3. Процесс нейронного итерационного обучения

### 2.4 Особенности мемристорной п-сети

Помимо обычных особенностей мемристорных чипов, таких как низкое энергопотребление и энергонезависимость, мемристорная п-сеть обладает рядом новых особенностей:

- Аналоговый механизм распознавания и обучения даёт:
  - Существенное увеличение скорости вычислений
  - Возможность хранения больших объёмов информации. Известно, что мемристоры позволяют хранить сопротивления в диапазоне от нескольких ом до нескольких мегаом, то есть позволяют хранить в одном мемристоре (узле) вещественные числа (несколько байт информации).
- Невысокая точность записи, повреждение или надёжность отдельных мемристоров не влияют на общее качество хранящейся информации; это возможно благодаря тому факту, что любая информация в ИНС распределена среди множества весов и потеря или изменение отдельных весов компенсируются другими весами. Мемристоры с отклонением параметров не принесут ущерба работе нейронного чипа. В мемристорном нейрочипе может быть воплощен критерий идеального компьютера по Фон Нейману: “Надёжные машины и ненадёжные компоненты” [3].
- Быстрое восстановление мемристорного нейрочипа за счет перетренировки дефектного микрочипа. Скорость обучения предложенной сети позволяет осуществлять обучение в режиме реального времени.
- Параллельная работа с памятью: в отличие от обычного метода работы с памятью, когда информация может считываться с отдельных узлов и записываться лишь по точным адресам узлов шаг за шагом, в мемристорной п-сети извлечение и запись информации производится параллельно и без указания каких-либо адресов узлов. Это позволяет обрабатывать за один шаг объёмы информации на несколько порядков большие, чем это возможно в цифровой адресной памяти, то есть тоже ведёт к повышению скорости.
- Превращение памяти из устройства для хранения информации в устройство хранения и обработки. Причём в отличие от последовательной числовой обработки информации на CPU и контроллерах, в п-сети реализуется процесс параллельной обработки информации, и не требуются дополнительные операции по обмену информацией между CPU и памятью. Поэтому обработка информации происходит значительно быстрее.

### 3 Цифровое моделирование п-сети

П-сеть легко поддаётся не только аналоговому, но и цифровому моделированию.

Причём цифровая модель так же, как и аналоговая, может обрабатывать информацию параллельно.

Для цифрового описания п-сети для одно- и многопроцессорных систем удобно использовать матричную алгебру.

В частности, массив мемристорных элементов из Fig. 2b можно представить двумерной матрицей

$$W = \begin{bmatrix} w_{11} & w_{12} & \dots & w_{1k} \\ w_{21} & w_{22} & \dots & w_{2k} \\ \dots & \dots & \dots & \dots \\ w_{n1} & w_{n2} & \dots & w_{nk} \end{bmatrix} \quad (1)$$

размерностью  $n \times k$ , где  $n$  – количество нейронов (выходов), а  $k$  – количество весов в нейроне.

Сигналы на цепях после демультиплексоров DMX<sub>1</sub>, DMX<sub>2</sub>, DMX<sub>m</sub> можно представить в виде бинарной матрицы из одной строки  $I = [i_1 \ i_2 \ \dots \ i_k]$ , с размерностью  $1 \times k$ , то есть строки из единиц и нулей, где единицы соответствуют выбранным (замкнутым) цепям, а нули – остальным (разомкнутым) цепям.

Вектор выходных сигналов можно представить матрицей из одной колонки

$$Y = \begin{bmatrix} y_1 \\ y_2 \\ \dots \\ y_n \end{bmatrix} \quad (2)$$

размерностью  $n \times 1$ .

#### 3.1 Распознавание

Распознавание для п-сети представляет собой суммирование элементов матрицы  $W$  для каждой строки (нейрона), причём только по активным (выбранным) колонкам, которым соответствуют единицы в матрице  $I$ . Таким образом, выходной образ  $Y$  можно получить произведением матрицы весов  $W$  на транспонированную матрицу входного образа  $I^T$ , состоящую из одной колонки:

$$Y = W \times I^T = \begin{bmatrix} w_{11} & w_{12} & \dots & w_{1k} \\ w_{21} & w_{22} & \dots & w_{2k} \\ \dots & \dots & \dots & \dots \\ w_{n1} & w_{n2} & \dots & w_{nk} \end{bmatrix} \times \begin{bmatrix} i_1 \\ i_2 \\ \dots \\ i_k \end{bmatrix} = \begin{bmatrix} y_1 \\ y_2 \\ \dots \\ y_n \end{bmatrix} \quad (3)$$

Возможна реализация пакетного распознавания, то есть распознавания сразу некоторого набора образов. Для этого можно представить пакет входных образов в виде матрицы  $I$  размерностью  $v \times k$ , где  $v$  – количество распознаваемых образов. Каждая строка матрицы  $I$  представляет собой отдельный образ, подаваемый на распознавание.

Таким образом,

$$Y = W \times I^T = \begin{bmatrix} w_{11} & w_{12} & \dots & w_{1k} \\ w_{21} & w_{22} & \dots & w_{2k} \\ \dots & \dots & \dots & \dots \\ w_{n1} & w_{n2} & \dots & w_{nk} \end{bmatrix} \times \begin{bmatrix} i_{11} & i_{21} & \dots & i_{v1} \\ i_{12} & i_{22} & \dots & i_{v2} \\ \dots & \dots & \dots & \dots \\ i_{1k} & i_{2k} & \dots & i_{vk} \end{bmatrix}$$

$$= \begin{bmatrix} y_{11} & y_{12} & \dots & y_{1v} \\ y_{21} & y_{22} & \dots & y_{2v} \\ \dots & \dots & \dots & \dots \\ y_{n1} & y_{n2} & \dots & y_{nv} \end{bmatrix} \quad (4)$$

то есть перемножение матрицы  $W$  размерностью  $n \times k$  на транспонированную матрицу  $I^T$  размерностью  $k \times v$  даст матрицу  $Y$  размерностью  $n \times v$ , содержащую искомые суммы выбранных элементов по строкам матрицы весов  $W$  для всех распознаваемых образов. Каждая колонка матрицы  $Y$  представляет собой отдельный выходной образ, полученный при распознавании соответствующей колонки матрицы входных образов  $I$ .

#### 3.2 Обучение

Как было описано выше, при обучении очередному образу ретроградный сигнал полностью компенсирует ошибку, однотипно и равномерно (одним и тем же импульсом) корректируя все выбранные веса нейрона. При цифровой реализации осуществляется распределение суммарной ошибки нейрона между всеми выбранными весами нейрона. То есть для получения величины коррекции для каждого выбранного веса данного нейрона необходимо вычислить суммарную ошибку для этого нейрона. Затем поделить полученную

ошибку на количество выбранных весов нейрона и получить величину коррекции для выбранных весов.

Матрица ошибок  $E$  той же размерности, что и матрица выходного образа  $Y$ , вычисляется следующим образом:

$$E = Y' - Y = \begin{bmatrix} y'_1 \\ y'_2 \\ \dots \\ y'_n \end{bmatrix} - \begin{bmatrix} y_1 \\ y_2 \\ \dots \\ y_n \end{bmatrix} = \begin{bmatrix} y'_1 - y_1 \\ y'_2 - y_2 \\ \dots \\ y'_n - y_n \end{bmatrix} = \begin{bmatrix} e_1 \\ e_2 \\ \dots \\ e_n \end{bmatrix} \quad (5)$$

где  $Y'$  – матрица, содержащая ожидаемый в результате обучения образ, а  $Y$  – матрица полученного реального выходного образа. Матрицы  $E$ ,  $Y'$  и  $Y$  имеют одинаковую размерность.

Матрица корректировок ( $D$ ), которая содержит величину необходимой корректировки для каждого выбранного элемента матрицы  $W$  для каждой из строк этой матрицы (каждого нейрона), вычисляется путем деления каждого члена матрицы  $E$  на  $m$ :

$D = E / m$ , где  $m$  – количество выбранных для данного образа колонок матрицы  $W$  (количество выбранных для одного выхода весов).

$$D = E / m = \begin{bmatrix} e_1 \\ e_2 \\ \dots \\ e_n \end{bmatrix} / m = \begin{bmatrix} e_1 / m \\ e_2 / m \\ \dots \\ e_n / m \end{bmatrix} \quad (6)$$

Где ошибку каждого нейрона делим на величину  $m$ .

Для корректировки каждого выбранного элемента матрицы весов  $W$  на величину корректировки из соответствующей строки матрицы  $D$  создадим матрицу корректировок  $C$ , перемножив матрицу корректировок  $D$  на матрицу входного образа  $I$ .

$$C = D \times I = \begin{bmatrix} d_1 \\ d_2 \\ \dots \\ d_n \end{bmatrix} \times \begin{bmatrix} i_1 & i_2 & \dots & i_k \end{bmatrix} = \begin{bmatrix} c_{11} & c_{12} & \dots & c_{1k} \\ c_{21} & c_{22} & \dots & c_{2k} \\ \dots & \dots & \dots & \dots \\ c_{n1} & c_{n2} & \dots & c_{nk} \end{bmatrix} \quad (7)$$

Матрица  $C$  имеет размерность  $n \times k$ , как и матрица весов  $W$ , при этом каждый элемент в каждой строке матрицы  $C$  равен 0, если он находится в невыбранной колонке, и равен элементу матрицы  $D$  из соответствующей строки,

если он находится в выбранной колонке. Выбранная колонка матрицы  $W$  – это колонка, соответствующая элементу матрицы  $I$  равному единице. Невыбранная колонка – это колонка, соответствующая нулевому элементу матрицы  $I$ . Корректировка весов (обучение) выполняется путем сложения матриц  $W$  и  $C$ , в результате чего формируется матрица скорректированных весов  $W'$ :

$$\begin{aligned} W' = W + C &= \begin{bmatrix} w_{11} & w_{12} & \dots & w_{1k} \\ w_{21} & w_{22} & \dots & w_{2k} \\ \dots & \dots & \dots & \dots \\ w_{n1} & w_{n2} & \dots & w_{nk} \end{bmatrix} + \begin{bmatrix} c_{11} & c_{12} & \dots & c_{1k} \\ c_{21} & c_{22} & \dots & c_{2k} \\ \dots & \dots & \dots & \dots \\ c_{n1} & c_{n2} & \dots & c_{nk} \end{bmatrix} \\ &= \begin{bmatrix} w_{11} + c_{11} & w_{12} + c_{12} & \dots & w_{1k} + c_{1k} \\ w_{21} + c_{21} & w_{22} + c_{22} & \dots & w_{2k} + c_{2k} \\ \dots & \dots & \dots & \dots \\ w_{n1} + c_{n1} & w_{n2} + c_{n2} & \dots & w_{nk} + c_{nk} \end{bmatrix} \\ &= \begin{bmatrix} w'_{11} & w'_{12} & \dots & w'_{1k} \\ w'_{21} & w'_{22} & \dots & w'_{2k} \\ \dots & \dots & \dots & \dots \\ w'_{n1} & w'_{n2} & \dots & w'_{nk} \end{bmatrix} \quad (8) \end{aligned}$$

Таким образом,  $p$ -сеть обучается одному образцу за одну операцию. Весь процесс обучения сети одному образцу можно описать одной формулой:

$$W' = W + (((Y' - Y) / m) \times I) \quad (9)$$


Такие же операции обучения проводятся для всех образов из обучающей выборки. Цикл по всем образцам является одной эпохой обучения. Если уровень ошибки после эпохи еще слишком велик, цикл обучения по всем образцам повторяется.

Обучение и работа многослойных сетей имеют свои особенности и требуют освещения в отдельной публикации.

## 4 Экспериментальные результаты

Экспериментальная  $p$ -сеть, построенная по приведенному алгоритму, была реализована в виде однопоточной программы. Тестирование проводилось на laptop Dell Inspiron 5721, Intel CORE i5 1.80 GHz, Windows 7, путем сравнения  $p$ -сети с классическими нейронными сетями NeuroSolution and IBM SPSS Statistic 22. Тесты проводились с одинаковыми данными.

Были выбраны следующие обучающие параметры: 1000 входов, 20 выходов и от 500 до 7000 образов



Network	Images	Training time, sec.
Progress P-network	7000	4
IBM SPSS Statistic 22	7000	13400 = 3hour 43minutes

Fig. 4. Сравнение п-сети с классической ИНС IBM SPSS Statistic 22.

Результаты тестов приведены на Fig. 4. Как видно на Fig. 4, когда количество образов около 7000, п-сеть работает в 3250 раз быстрее. С приростом количества образов время обучения IBM SPSS Statistic 22 увеличивается экспоненциально. При том же приросте время обучения п-сети увеличивается линейно.

Помимо сравнения скорости обучения, качество обучения было оценено дополнительными тестами, в том числе:

- Аппроксимация функции Розенброка;
- Классификация ирисов Фишера.

Как показали тесты, качество обучения п-сети равно или превышает качество обучения вышеупомянутых нейронных сетей.

Также проводились эксперименты с многопоточными версиями сетей. В частности, была разработана GPU версия программы, работающая на видео-карточках от компании NVIDIA, поддерживающих CUDA. На GPU было продемонстрировано 100%-ное распараллеливание процесса обучения и распознавания. Был продемонстрирован линейный прирост скорости при росте количества GPU. Прирост составляет десятки раз на одну GPU, по сравнению с однопоточной версией.

## 5 Выводы

1. Предложены быстро обучающиеся масштабируемые аналоговые и цифровые модели нового типа искусственной нейронной сети (п-сеть), которая описывается в работе [1].
2. Показаны аналоговый и цифровой варианты сетей, выполненных на элементах сопротивления и, в частности, на мемристорных элементах.
3. Предложенные сети имеют синапсы с множеством весов, а также устройства выбора веса в зависимости от интенсивности входящего сигнала.
4. Приведены матричные методы обучения и работы предложенной сети.

Данная сеть обеспечивает:

- высокую скорость обучения, благодаря множеству весов на каждом синапсе и новому алгоритму обучения.
- время обучения линейно зависит от размеров сети и объёмов данных, в отличие от других моделей ИНС, имеющих экспоненциальную зависимость. Предложенная сеть требует на несколько порядков меньшее количество эпох обучения, чем любые из классических ИНС.
- Масштабируемость, позволяющая строить такие сети любого размера и сложности.
- Простоту в реализации в виде аналоговой или цифровой схемы, не требующей «внешнего учителя» в виде компьютера или чипа, реализующего длительные и сложные цифровые вычисления.
- Возможностью пакетной обработки образов, что существенно повышает скорость работы.

Предложенная сеть комплементарна к мемристорной технологии для создания высоконадежного нейронного микрочипа. П-сеть также компенсирует неточности производства и функционирования таких микрочипов.

## 6 Благодарности

Мы признательны за полезные советы и поддержку С. Вишнепольской, А. Зусман, Г. Песчанского. Мы также благодарны за поддержку, оказанную командой компании Progress Inc. и инвесторами.

## 7 Ссылки

- [1] D. Pescianschi, “Main principles of the general theory of neural network with internal feedback”, presented for the current congress.
- [2] M. Prezioso, F. Merrikh-Bayat, B.D. Hoskins, G.C. Adam, K.K. Likharev, D.B. Strukov “Training and operation

of an integrated neuromorphic network based on metal-oxide memristors”. *Nature* 521 (2015), 61- 64.

[3] C.E. Shannon “Von Neumann's contributions to automata theory”. *Bull. Amer. Math. Soc.* 64 (1958), 123-129.